Rapidusの先端ロジックに関連して、日本は、半導体で、10nm台はなく、二周回遅れだという記事が多い。先端ロジックでは、プレーナから、今世界はFin-FETであり、Rapidusが目指すのはGAAであり、その通りだ。微細化ルールが分かりやすいが、実際はトランジスタ構造である。
メモリでは、DRAMは10nm前半、NANDは15nmであり、配線では、10nm台がないわけではない。無いのは、Fin-FETであり、GAAである。
また、Fin-FETの何nmも、それまでと異なり、実際の物理的な線幅ではなく、あくまで、プレーナ型からの換算値である。